|
|
近期，Chiplet堪称是一级、二级半导体圈最炽热的名词，没有之一。
简直在每一个个行业群，“Chiplet是甚么”、“Chiplet有甚么作用”、“Chiplet真的能开展起来吗”、“Chiplet能用在车上吗”都是屡次反复泛起的问题。
Chiplet，实质上是一个设计理念，它将不同工艺、不同功用的模块化芯片，经过封装和互联等形式，像拼接乐高积木同样用封装技术整合在一同，造成一颗芯片。
跟着数据量急剧减少，算力需要扩张。而硬件层面，采取先进工艺芯片的设计本钱逐步进步，每代制程节点降级所能带来的机能进步幅度和功耗升高幅度减小，摩尔定律开展放缓，单芯全面积和机能泛起设计瓶颈。
与传统SoC计划比拟，Chiplet能够将采取不同制程的芯粒会集在一同，且因为芯粒可反复使用，设计灵敏，能放慢芯片设计公司的设计周期、升高设计本钱，且大幅进步芯片机能。
Chiplet也被视为改造半导体产业生态的时机，被看做犹如半导体产业从IDM走向设计-制作-封装产业改革同样首要的机遇。而关于受限于先进工艺高出产本钱、设计难度、出产限度的企业而言，Chiplet同样成为公司寻求芯片更高机能的工具。
半导体产业链重构图
据Omdia讲演，2024年 Chiplet的市场范围将达到58亿美元，2035年则会超过570亿美元，Chiplet的寰球市场范围将迎来疾速增长。
早在2015年，Marvell就推出了Mochi可重用的模块化设计；2018年，AMD在办事器CPU上率先使用了Chiplet设计；2021年，英特尔也宣告2022年要在下一代CPU上将采取Chiplet设计。目前，国际地平线、壁仞科技等大算力芯片公司或表白了对Chiplet的兴致或推出了相干产品；芯原和芯动科技等IP供给商已推出本质的接口IP,对Chiplet的带来蠢蠢欲动。
Marvell的尝试，失败于没有一致的规范，难以推广。2022年3月，由英特、AMD、Arm等寰球行业巨头组建了UCIe同盟，推进芯粒接口规范化，但愿为Chiplet的开展，建设了一致的规范。
Chiplet开展波及到全部半导体产业链，是一场生态改革，会影响到从 EDA厂商、晶圆制作和封装公司、芯粒IP供给商、Chiplet产品及零碎设计公司到Fabless设计厂商的产业链各个环节的参预者。
本次，36氪约请了超摩科技联结开创人、技术市场副总裁邹桐；奎芯科技市场及策略副总裁唐睿；怪异摩尔产品及解决计划副总裁祝俊东，分别从大算力芯片、接口芯片、Chiplet base die 等产品环节动手，共话Chiplet设计理念。
下列，为36氪“数字时氪”在8月24日“后摩尔时期，Chiplet是谁的时机”直播探讨的记要：
36氪：咱们3家公司都在从不同的角度切入Chiplet，能够分别说一说公司的主业与Chiplet是怎么样结合的吗？
唐睿：奎芯科技是以高速互联IP市场切入的，我也做个不失当比方，咱们做IP的，其实更像是给芯片设计公司一个菜谱，告知他怎么做菜。Chiplet一个对比间接的标的目的，就是把咱们所具有的互联IP集成在一个IO Die里，以前AMD曾经做出来成熟产品了。
咱们的劣势在于做IO的IP，或者说高速互联的IP，能够提供应芯片设计公司，帮忙他放慢产品迭代速度。
咱们都知道先进工艺根本上曾经到头了，摩尔定律曾经放缓了，举一个例子，2013年我在苹果做A9芯片的时分，用的是三星14nm的工艺，两年前做AI芯片守业时，用的仍是三星14nm工艺。究其缘故，并非由于三星14nm是最早进的，而是研发本钱问题，守业公司要在研发本钱和芯片机能上做一个均衡。一些公司受本钱影响，并无很好地享用到工艺演进的帮忙。而Chiplet能够对采取先进工艺受限公司的产品机能做晋升，我感觉这一块是有帮忙的。
三是说，咱们是做IO的，IO以摹拟电路为主，咱们只有知足Spec就好，纷歧定要寻求最早进工艺，能够就停在14、十二nm制程，也能知足最新协定的要求，作为IO公司，咱们能够间接把IP做成Chiplet产品硬件化，提供应客户。
邹桐：超摩科技是一个 以Chiplet为次要架构的CPU设计公司，咱们能看到的最间接的鉴戒例子，就是AMD在过来大略三四年摆布时间，把全部CPU产品线，从办事器端到桌面端整个、片面的Chiplet化了，带来间接的产品竞争力的晋升。
这个竞争力表示为它总体的核数、线程数、片上缓存的晋升，到它全部跑分数的晋升，同时还获取了全部产品量产和开发本钱大幅升高，对咱们来讲，这个模式主观讲是十分成熟，十分值得鉴戒的。所以咱们一下去首先采取了这样的一个架构去设计，就能间接获取产品自身的良率、开发本钱、集成度和总体机能的晋升，这些益处都能吃得着。
与此同时，中国的CPU的市场仍是一个群雄逐鹿的状况，除了AMD和英特，大家在一个群雄逐鹿的状况，有十分多的逆袭的市场当初仍是空白，或者被一些欧美的SOC的公司占领。
咱们也看到了这样一些包罗16 核、32核级别的配置，在一些包罗可能5g基站、FPGA计划里CPU的时机。这些时机，实际上用咱们的chiplet架构，使用一样的一次的设计、流片，能够同时涵盖数据核心和边沿场景；总体来讲，关于产品线技术研发的聚焦，研发和量产本钱的大幅优化，总体更大范围产品市场的关上，都十分无利。
祝俊东：怪异摩尔是做芯粒和Base die的，chiplet有得多不同的模块，不同的模块代表不同的功用，终究会造成一个大的chiplet芯片。
从前的芯片，不论是采取2.5D仍是3D封装技术，die都在同一个立体上。但从寰球角度来讲，芯片已开始片面转向3D化，也就是说芯片再也不只局限于一个立体，而是在三维空间上完成更高的机能、更高的算力密度。目前英特尔走在寰球最前列，率先完成了2.5D到3D的技术转变。
以造房子为例，本来的芯片就犹如一个独自的房间，Chiplet首先在立体维度上，把一个房间变为两间、三间；接上去经过向上重叠，让一间房子逐步开展为一幢楼房。假如把3DIC设计比作一幢楼房，一层是以通用功用为主的根底设施。那末，怪异摩尔所做的，就是做这个中心的根底设施的die，咱们把它叫做base die，也就是3DIC的第一层，其中包罗一些根底的功用，以非中心运算单元为主。
在一颗大芯片里，除了如超摩所做的运算和CPU相干的芯片，还有得多非中心运算相干的模块，如摹拟、通讯，接口类，这种模块不需求采取最早进的制程，咱们把它放在非先进制程的base die里，并把这些模块聚拢成一颗全部大的芯片。
咱们的客户次要是做各种大芯片的公司，咱们把他们的运算单元、AI定制单元放在Base die里，最初造成一颗能够合用于各个场景的芯片，同时咱们也会做一些互联的接口，互联的IP以及互联的lO die；不外咱们不会做运算芯粒，这不合乎咱们的定位。
36氪：能说一说您对Chiplet概念的了解吗，Chiplet设计理念有甚么劣势？
唐睿：从广义上说，Chiplet是小芯片或者说芯粒在封装层面整合的解决计划。从总体上讲，Chiplet是一次产业的改革，对产业链上IP公司、先进封装公司、晶圆公司，都是一次反动性的改革。
邹桐：我感觉chiplet严格意义上讲，是一个根底办法论，是一种设计办法。大家利用先进封装、互联设计及chiplet芯粒，进行片间和片上互联优化集成，来为芯片设计提供价值。另外，当初大家讲到chiplet，一定会提到先进封装和互联，但这实际上是外面两个十分首要的技术完成形式，chiplet的终究价值，是为真实的终真个产品提供更多的额定价值。有些相似于德州，玩家能够基于本人手上的底牌，与机能、本钱、周期、供给、灵敏性这5张台面上的明牌相结合，找到最有价值的商业或者产品来切入。
祝俊东：从实质上讲，Chiplet就是将各种各样的die拼接在一同。在现有的摩尔定律开展状况下，传统计算机体系架构已无奈知足继续促进芯片机能的需要，急需新的架构撑持。新的架构将波及软件和硬件的两重改革。而Chiplet设计在帮忙芯片增长算力的同时，还能进步互联机能，让不同的die像一个总体那样任务。所以，怎么样经过新的架构，更好的利用Chiplet的劣势，并完成更高的机能，已成为chiplet的一大应战。以拼乐高积木为例，想拼出一座房子，就需求提前布局房子的设计、构造、用甚么样的模块能力完成这座房子的拼搭。
Chiplet次要解决的是算力继续晋升带来的问题，合用于高机能计算畛域，好比新一代数据核心，自动驾驶，乃至高机能的挪动终端等关于算力需要愈来愈高的畛域，而Chiplet能帮忙这些畛域解决算力继续晋升带来的问题。
第一个阶段是解决继续进步同构计算的芯片算力，即针对传统的CPU、GPU、AI，如安在不大幅晋升本钱的状况下继续减少芯片算力？第二个阶段是异构计算，因为异构计算很难在传统的板级互联状况下完成，这就要求一切运算单元中有一个更高速的互联，让多个芯片作为一个总体来完成软硬件协同，即Chiplet。目前业界都在期待Chiplet给高机能计算市场带来更大的价值。
36氪：Chiplet在设计中会遇到甚么应战？
唐睿：Chiplet的设计，次要会波及架构上的变动，假如斟酌到3D封装，就会有更多架构上的变动，如有同构芯片、异构芯片。
AI和CPU是对比好拆分的，由于它有得多计算单元是反复的。然而GPU怎么拆成Chiplet状态，就是一个颇有应战的问题，包罗一些纯正的ASIC,它可能有多通路，然而怎么在架构下去拆分好，又不额定减少太多Die面积。这些都是要在架构上额定去斟酌和设计的。
不外这既是应战也是机遇。也带来一些在架构演出进，之前你可能想不到的设计时机，好比由于架构对比繁多，必需要用单Die CPU实现部份明明是ASIC能够实现的事件，然而异构多Die的话，彻底能够把这些事件交由公用的减速器实现，就会晋升一部份的效力。所以这块实际上是一个十分大的课题。
关于咱们IP公司来讲，做Chiplet就是 IP的硬件化，IP硬件化从营收角度来讲是大大减少了营收范围，但其实也减少了咱们做产品的危险，之前咱们只需求把IP卖出去，就挣到受权费了。然而假如咱们做Chiplet die，就要去预测客户产品的销量，或者在不同客户之间找一个共有的需要。这对产品总体布局的应战，包罗当前对供给链把控的应战，是会相对于大一点。
固然，实质上营收空间是大大关上了。毕竟，之前我卖菜谱，你做一次菜，我收一次钱，当初你菜里有我的一份，我就能始终收钱，只有你菜卖得好，我营收空间就大大减少了。
邹桐：我想从CPU的设计角度，或者说大芯片做chiplet要斟酌的一些事件来讲这件事。
第一个是说，chiplet怎么切？切的界限和范围要怎么设定，来和终究运用场景的无效性连接。由于每切开一次，每一个个互联都要略微减少额定面积，额定功耗等，繁多的减少影响不大，可是chiplet切的过小、太细，全部打零碎集成起来，总体的统一性应战会对比大。所以怎么定一个适合的范围和功用的界限，其实和运用场景的特殊需要，以及因chiplet设计所要投入的额定本钱和价值增量之间的都有很大瓜葛，这是芯片设计者要从终端运用场景和技术完成度综合要斟酌的问题，这对每一个个以Chiplet来做芯片设计完成的公司来讲都是一个应战。
第二，chiplet不克不及只停留在设计阶段，还要走到高效力量产阶段。将来量产时，每一个个chiplet的生效，都有可能会致使总体芯片的生效和损失。所以在总体chiplet的设计里，怎么从设计验证到前面的测试等，将这些生效可能性尽量在前置环节筛选出来，让总体的产品制作性的良率和本钱失掉一个最优解，且测试本钱和测试效力还不克不及比现无方式减少太多，以避免以及升高产能和贬低测试本钱，这也是一个按照运用场景和产品特性要综合斟酌之处。
祝俊东：除了唐总说的架构层面的应战，我以为还有很大的一个应战是EDA。3D封装用的EDA和以前的是不太同样的。但目前，EDA工具还在逐步成熟的过程当中，需求更多的教训、测试、验证来补救它。
第二，散热会是一个对比大的应战，特别是在3D化之后。当初的两层3D构造散热并非一个太大的问题，两层3D的散热跟一层差异并非很大，现阶段能够经过架构设计、构造设计，包罗一些主动散热来解决。
但在将来，当多层3D架构走向3层、4层、5层，不停向上叠的时分，将会带来更多的热的变动，会对全部构造、工艺，资料的设计带来新的应战。固然，这个进程不会很快产生，但在将来5~10年，它一定会成为咱们需求面临的首要问题。
36氪：Chiplet开展需求EDA反对，但目前产品无限，且波及到不同公司不同产品兼容使用等问题。您以为EDA工具对Chiplet开展有哪些影响？
祝俊东：EDA为架构和设计办事。这两个层面，EDA都会带来一些新的应战。
在现阶段，3D EDA属于一个大家正在发力的阶段，尚无彻底成熟。初期咱们会跟客户一同设计架构、调剂架构。咱们团队过来有得多大芯片的chiplet设计教训，现阶段，咱们感觉这样是一个对比好的解决办法。
同时在EDA工具的全部串连上，跟着3DIC的开展，咱们也会与产业链深度协作。咱们做的产品在目前的行业中对比少见，是真实的3DIC Chiplet。其中，咱们的Base die里会包罗得多不同的Function，并会辅以一些EDA工具，如自行研发的能反对3DIC模式的EDA工具，从而增补目前EDA里一些可能不是那末完美的部份，咱们经过这类形式来解决这些行业痛点，帮忙咱们的客户更快更好地做出他们想要的芯片。
邹桐：咱们以后仍是在传统工具上做总体Chiplet的设计，咱们所用的的Chiplet品种未几，当初遇到的一些3D仿真工具需要，均可以用现有工具解决，固然总体效力确定不如端到端买通的全流程工具效力高。
EDA实质也是一个要求较高精确度的效力工具，所以将来chiplet畛域的EDA的开展，仍是要看当下chiplet设计里有哪些症结的环节、技术特点，或者工艺库参数，是以后传统工具里不克不及掩盖，或者说效力、精确度差得十分大的，在这个中央先发力，把欠缺的环节补上。
从这些症结点可能往两端去延展，把全部的一条链条串起来，但全部EDA的开展，包罗工艺和设计，以及将来架构演进，非亲非故，它不是光靠繁多工具本人开展的事件，要顺着Chiplet总体生态开展，所以这件事件我的了解是，短时间先解决要紧的和低价值的货色，长时间大家随着产品价值和产业趋向继续转动不停迭代。
唐睿：以我对EDA的了解，其实EDA和底层的物理构造是十分相干的，你设计繁杂到甚么水平，要反对多少层，或者你做2.5d，需求怎么的反对工具，都要按照物理情况去做建模的，所以其实跟咱们将来想达到3d封装的范围实际上是亲密相干的。在目前这个阶段，假如咱们只是做几层，减少的次要难度仍是在如下两点：
一块难度是在热力学这边，假如你要斟酌各种package的影响，要有一些新的工具去把端对端来买通，这块目前的工具可能不是特别好。
那另外一块，跨Die之间布线仍是十分规定的，物理上需求建模，但货色没有那末繁杂。我感觉整体上仍是要按照封装技术和工艺的演进，跟着总体IC的技术演进去催生EDA的进一步开展。
36氪：将来Chiplet对半导体生态带来甚么影响？
邹桐：要看全部行业，它顺应的趋向性的总体的一个变动，包罗将来经济总体情势开展，由于它的需要目前仍是在高机能计算。假如全部寰球的经济能相对于不乱，放弃当初的增长，数据从低功耗的边沿端逐步的云端，包罗桌面级的生态去迁徙，全部的高机能计算的趋向仍是会继续的往前演进和迭代，包罗人类信息化的水平愈来愈高，信息的处置传输、贮存需要会愈来愈大，所以这个大趋向我置信应该仍是对比不乱的。
可能它有点相似于30年前，包罗封测、代工业务，这样一个半导体产业链拆分的改革时代。那在下一个30年，由于中国有微小的消费级的终真个市场，可能得多中国的得多企业，也能不克不及捉住这样的一个转型的时机，利用这样一个回身时机去完成一定水平的弯道超车。
唐睿：Chiplet最少目前，次要用的畛域仍是数据核心芯片和车用芯片这类大芯片畛域。虽然说比来大家预测2023年寰球半导体产业会有一个下滑，但下滑次要来自手机更新慢了，和消费类电子的下滑，但数据核心实际上是没有下滑的，车用芯片的需要更是回升的。我感觉咱们这些芯粒公司所处的赛道实际上是没有受影响的，是一片蓝海，给咱们提供了很大的开展空间。
Chiplet是一个跨时期技术，将来咱们Chiplet赛道上能够发明出更多专业畛域、公用的硬件化的解决计划，能更好为下层运用打造软件定义的硬件，实际上是更合适当前互联网时期百花齐放这类异构集成的生态，我感觉将来对咱们硬件公司、芯片公司来讲，是一个美妙的30年。
祝俊东：Chiplet行业开展分几个阶段，第一阶段是本身企业运用的闭环阶段，当初曾经很成熟了；下一个阶段，调演变成半凋谢的生态，在这个生态下，除了架构设计模式变动之外，还会带来产业链的一些分工变动。Chiplet会把这些分工变得更细，大家能够按照本身特长的畛域去做更长于的部份。从这个角度下去说，Chiplet会减速细分畛域的机能数据以及技术的开展。由于大家均可以有更多的专一资源去投入专一的货色，让这个产业能够更快的协同开展，国际会降生一些更细分的做chiplet的相干企业。
最初，我以为，将来的细分畛域的翻新会愈来愈多，除了软件翻新之外，软件定义硬件会变得愈来愈遍及，在不同的细分赛道，会有愈来愈多的细分硬件的中小公司。Chiplet的泛起升高了翻新的本钱，从而极大减速了这些翻新的开展，将来咱们可能有愈来愈多，十分有特色的更好的芯片，并能用在不同的运用里，我很期待这件事件的产生。
36氪：从产品端来思考，Chiplet的特征，会给产品运用带来一些甚么改动？
唐睿：从产品运用角度来讲，Chiplet提供了一些灵敏性，你在将来能够更灵敏的去定义一些硬件，由于你能够做异构集成乃至于异质集成，像是把碳化硅也集成在一同，这就关上了总体的运用空间，特别是在车载这块。
当初车载的运用十分变动多样，电动车带来一个微小的改革，你当初开的车和5年前开的车彻底能够说是两部车，好比智能座舱域，可能有一些游戏的功用，也可能提供气氛，这都减少了芯片的需要，特别是减少了不同类型的芯片需要，Chiplet能更好地撑持这类多变的运用需要。
邹桐：全部场景除了唐总方才讲到的十分多的劣势畛域，实际上chiplet自身的特点，假如简略从运用角度去形容，你能够用十分快的节拍，可能远低于原来的总体的开发本钱，失掉一些可能更高性价比的运用时机。
原来的传统的设计办法，它的开发本钱周期、产品的成熟度都十分长，本钱十分高，所以大家去把它做产品化尝试的能源就很低。那将来基于chiplet的特征，能大幅升高开发本钱，且减少产品可能性、灵敏性，除了这些时机的以外，还有咱们当初所看到的，咱们尚无看到的，乃至咱们当初只是存在于想象之中的、一些可能看起来天马行空的设法，或许都有完成的可能。 |
|
注册会员