华为、苹果等巨头入场规划 半导体新主线显现？浙商证券：Chiplet带来开展新机遇

kkk05360635

浙商证券近日表现，Chiplet（芯粒）模式是在摩尔定律趋缓下的半导体工艺开展标的目的之一。该计划经过将多个裸芯片进行先进封装完成对先进制程迭代的弯道超车。与传统的SoC计划比拟，Chiplet模式拥有设计灵敏性、本钱低、上市周期短三方面劣势。近些年国内厂商踊跃推出相干产品，如华为鲲鹏920，AMD的Milan-X及苹果M1 Ultra等。预计Chiplet也无望为封测/IP厂商提出更高要求，带来开展新机遇。
投资要点
■Chiplet：连续摩尔定律—先进制程代替之路！
跟着先进制程迭代到7nm、5nm、3nm，摩尔定律逐步趋缓，先进制程的开发本钱及难度晋升。后摩尔时期的SoC架构存在灵敏性低、本钱高、上市周期长等缺点，Chiplet计划显著改良了SoC存在的问题。Chiplet计划是目前先进制程的首要代替解决计划，经过Chiplet计划中国大陆或将能够补救目前芯片制作方面先进制程技术后进的缺点，为国际半导体产业链带来新机遇。
国内巨头华为、AMD、英特尔踊跃踊跃规划Chiplet并推出相干产品。华为于2019年推出了基于Chiplet技术的7nm鲲鹏920处置器，典型主频下SPECint Benchmark评分超过930，超越业界标杆25％。AMD往年3月推出了基于台积电3D Chiplet封装技术的第三代办事器处置芯片。苹果推出采取台积电CoWos-S桥接工艺的M1 Ultra芯片，两枚 M1 Max 晶粒的外部互连，完成机能奔腾。
■产业改造：先进封装+IP复用—供给链之症结！
国内厂商Intel、TSMC、Samsung等多家公司均创立了本人的Chiplet生态零碎，踊跃抢占Chiplet先进封装市场。长电科技于6月参加UCIe产业同盟，去年年推出了XDFOI?全系列极高密度扇出型封装解决计划。通富微电与AMD亲密协作，现已具备Chiplet先进封装技术大范围出产才能。Chiplet模式下IP反复利用有助于IP供给商完成向Chiplet供给商转变，向硬件进军。
■潜伏受害公司
先进封测：通富微电、长电科技等；
设计IP公司：芯原股分等；
封测装备：华峰测控、长川科技、新益昌、和林微纳等；
封装载板：兴森科技等。
■危险提醒
先进封装停顿不迭预期；科技畛域制裁加剧。

1.Chiplet：连续摩尔定律—先进制程代替之路！
1.1.Chiplet助力先进制程弯道超车
Chiplet（芯粒）模式是在摩尔定律趋缓下的半导体工艺开展标的目的之一。近几十年来，芯片制作工艺根本推拿尔定律开展，单位面积芯片可包容晶体管数目大约每18个月减少一倍，芯片机能与本钱均失掉改良。但跟着工艺迭代至7nm、5nm、3nm及下列，先进制程的研发本钱及难度晋升，开发先进制程的经济效益逐步遭到质疑。后摩尔定律时期的主流晶片架构SoC （零碎单晶片）推进摩尔定律持续向前开展，将多个担任不同运算工作的元件集成于繁多晶片上，用单个晶片完成残缺功用，各功用区采取相反制程工艺。Chiplet模式或存在弯道超车时机，该模式将芯片的不同功用分区制造成裸芯片，再经过先进封装的方式以相似搭积木的形式完成组合，经过使用基于异构集成的初级封装技术，使得芯片能够绕过先进制程工艺，经过算力拓展来进步机能同时增加本钱、缩短出产周期。总的来讲，Chiplet是一种将多种芯片（如I/O、存储器和IP核）在一个封装内组装起来的高机能、本钱低、产品上市快的解决计划。
Chiplet计划对封装工艺提出了更高的要求。Chiplet与SiP类似，都是进行不同元件间的整合与封装，而Chiplet的各裸芯片之间是彼此独立的，整合档次更高，不集成于繁多晶圆片上，Chiplet目前封装计划次要包罗2.5D封装、3D封装、MCM封装等类型。Chiplet的封装计划要完成各裸芯片之间的互联，同时也要保障各部份之间的信号传输品质。

国内巨头成立UCIe产业同盟增进互联协定规范。Chiplet模式需求完成各家芯片的互联，如何界定互联规范是首要问题。2020年英特尔在参加美国 CHIPS 同盟后，曾收费提供 AIB 互连总线接口许能够反对 Chiplet 生态零碎建立，但其余厂商因为顾忌该接口许可需求使用英特尔自家的先进封装技术EMIB，所以最初该规范没有遍及使用。英特尔、AMD、Arm、高通、三星、台积电、日月光、Google Cloud、Meta、微软等大厂于2022年3月UCIe产业同盟，旨在建设一致的die-to-die互联规范，这增进了Chiplet模式的运用开展。经梳理咱们以为，国内巨头成立的UCIe同盟将对Chiplet互联规范一致起到首要推进作用，Chiplet计划开展将放慢。
1.2. 灵敏性+低本钱催生Chiplet需要
与传统的SoC计划比拟，Chiplet模式拥有设计灵敏性、本钱低、上市周期短三方面劣势，使得该计划成为半导体工艺首要开展标的目的。
Chiplet模式能够自在选择不同分区的工艺节点。传统的SoC芯片在制作上必需选择相反的工艺节点，但是不同的芯片的工艺需要不同。如逻辑芯片、摹拟芯片、射频芯片、存储器等往往成熟制程节点是不同的，摹拟芯片假如采取初级制程可能会致使漏电、噪声等问题，SoC芯片一致采取相反的制程则会形成一定的费事。而Chiplet模式则能够自在选择不同裸芯片的工艺，而后经过先进封装来进行组装，比拟SoC则更具灵敏性，劣势显著。
Chiplet模式无利于进步良率，升高制作升高本钱。传统SoC架构会增大单芯全面积，这会增大芯片制作过程当中的难度，由缺点密度带来的良率损失会减少，从而致使SoC芯片的制作本钱晋升。而Chiplet计划将大芯片分为多个裸芯片，单位面积较小，相对于而言良率会有所晋升，从而升高其制作本钱。
Chiplet模式能够完成产品反复使用，缩短产品上市周期。因为SoC计划采取一致的工艺制程，致使SoC芯片上的各部份要同步进行迭代，这使得SoC芯片的迭代过程放缓。Chiplet模式能够对芯片的不同单元进行选择性迭代，迭代部份裸芯片后即可制造出下一代产品，大幅缩短产品上市周期。
Chiplet模式目前还临时存在对先进封装技术要求高、散热才能差等问题。完成各裸芯片之间的开孔、电镀需求精细的操作；要包管各裸芯片之间的数据完成高速、高品质传输；相对于先进制程Chiplet模式散热才能较差，这些减少都给制作芯片提出了新的技术困难。
2. 巨头规划：华为/AMD/Apple—产品案例视角！
2.1. 华为：首推7nm Chiplet云办事器计划
华为推出基于Chiplet技术的7nm鲲鹏920处置器。华为推出的鲲鹏920是业界当先的ARM-based处置器，按照公司官网动静该处置器采取7nm制作工艺，基于ARM架构受权，由华为公司自主设计实现，经过优化分支预测算法、晋升运算单元数量、改进内存子零碎架构等一系列微架构设计，大幅进步处置器机能。典型主频下， SPECint Benchmark评分超过930，超越业界标杆25％。同时，能效比优于业界标杆30％。鲲鹏920以更低功耗为数据核心提供更强机能。该处置器创立了相关缓存子零碎以将多核集成到单个小芯片中，同时开发了公用并行小型IO块，以完成二维封装解决计划的高带宽芯片间衔接。

2.2. AMD：联手台积电推出3D Chiplet计划
AMD联手台积电推出3D Chiplet产品。AMD于2021年6月公布了基于3D Chiplet技术的3D V-Cache，该技术使用的是台积电的3D Fabric先进封装技术，将包孕64MB L3 Cache的Chiplet以3D重叠的方式与处置器进行了封装。2022年3月AMD推出了Milan-X 霄龙处置器，该处置器是基于Milan的第三代处置器 EPYC 7003 的降级版本，经过使用AMD的3D V-Cache重叠技术完成了768 MB的L3缓存。Milan-X 是一个包孕9个小芯片的MCM，其中包罗8个CCD 裸片和1个大型I/O裸片。
图片
2.3. 苹果：双M1 Max互连缔造高机能计划
苹果推出采取台积电CoWos-S桥接工艺的M1 Ultra芯片，完成机能奔腾。苹果2022年3月公布的M1 Ultra芯片采取了共同的 UltraFusion 芯片架构，借助台积电的CoWos-S技术，经过两枚 M1 Max 晶粒的外部互连，完成了机能的奔腾。M1 Ultra在新架构下，晶体管数量达到了M1的7倍多，同时两颗 Max 之间的互连频宽可达 2.5TB/s。M1 Ultra外部集成内存十二8GB，包孕8个16层重叠的HBM（高带宽内存）堆栈的内存部件，中心传输速率达3200M，实际传输带宽超过800GB/s。这款产品完成了 Apple 芯片与 Mac 系列电脑的又一次严重奔腾，拥有里程碑意义。

3. 产业改造：先进封装+IP复用—供给链之症结！
3.1. 先进封装晋升设计弹性
Chiplet目前封装计划次要包罗2.5D封装、3D封装、MCM封装等类型。2.5D 封装将多个芯片并列排在中介层（Interposer）上，经由微凸块（Micro Bump）连结，让外部金属线衔接芯片间的电子讯号，再经过矽穿孔（TSV）来连结下方的金属凸块（Solder Bump），再经过导线载板连结内部金属球，完成各部件之间严密的衔接。，3D封装则间接将各芯片进行重叠，在芯片制造电晶体（CMOS）构造，并间接使用矽穿孔来连结芯片间的电子讯号。MCM技术是将多个LSI/VLSI/ASIC裸芯片和其它元器件组装在同一块多层互连基板上，而后进行封装。

国内厂商踊跃规划Chiplet封装。目前Intel、TSMC、Samsung等多家公司均创立了本人的Chiplet生态零碎，踊跃抢占Chiplet先进封装市场。
Intel推出3D重叠异构零碎集成技术Foveros与嵌入式多芯片互联桥接技术EMIB。该封装技术采取 3D 堆栈来完成逻辑对逻辑的集成，为设计人员提供了极大的灵敏性，从而在新装备形状因素中混搭使用技术 IP 块与各种内存和输出/输入元素。产品能够分红更小的小芯片 （Chiplet） 或块 （tile），其中 I/O、SRAM 和电源传输电路在根底芯片中制作，高机能逻辑小芯片或块重叠在顶部。EMIB技术将无机基板和硅基板相结合，在无机基板上埋嵌硅基板完成高密度互连，经过这样的架构放弃互连密度和机能，另外还能够增加制作本钱。

TSMC推出的3D Fabric，搭载了3D Silicon Stacking和CoWoS、InFO等先进封装技术。台积电的3DFabric系列技术包罗2D和3D前端和后端互连技术，前端技术TSMC-SoIC使用3D硅重叠所需的尖端硅晶圆厂的精度和办法，包罗晶圆芯片（CoW）和晶圆对晶圆（WoW）芯片堆栈技术，允许类似和不同芯片的3D堆栈提供多种功用，包罗经过减少运算中心数量来进步运算才能、堆栈式内存可提供更多内存和更高的带宽、经过深沟式电容改良功率传输。台积电还具有多个专属的后端晶圆厂，这些晶圆厂能够组装和测试包罗3D堆栈芯片在内的硅芯片，并将其加工成封装后的安装。台积公司3D Fabric的后端工艺包罗CoWoS和InFO系列的封装技术。

国际企业通富微电、长电科技踊跃规划Chiplet封装技术。长电科技于6月参加UCIe产业同盟参预推进Chiplet接口标准规范化，按照投资者问答，公司去年推出了XDFOI?全系列极高密度扇出型封装解决计划，该技术是一种面向Chiplet的极高密度，多扇出型封装高密度异构集成解决计划，包罗2D/2.5D/3D Chiplet，可以为客户提供从惯例密度到极高密度，从极小尺寸到极大尺寸的一站式办事。通富微电与AMD亲密协作，是AMD的首要封测代工厂，在Chiplet、WLP、SiP、Fanout、2.5D、3D重叠等方面均有规划和贮备，现已具备Chiplet先进封装技术大范围出产才能。
Chiplet封装推进对芯片测试机的需要增长。按照公司调研，比拟SoC封装，Chiplet架构芯片的制造需求多个裸芯片，单个裸芯片的生效则会致使全部芯片的生效，这要求封测公司进行更少数量的测试以增加生效芯片带来的损失。目前华峰测控、长川科技均在测试机方面有所规划，无望受害Chiplet封装带来的测试机需要增长。
3.2. IP复用进步设计经济性
Chiplet的开展无利于完成“IP芯片化”。Chiplet由不同功用的裸芯片所构成，与此同时Chiplet的裸芯片其实是半导体IP通过设计和制程优化后出产出的硬件化产品，一定意义上Chiplet芯片也能够看做是由不同的IP所构成。IP厂商有可能完成从IP供给商到Chiplet产品供给商的转变，从而晋升公司在产业链中的附加价值。在Chiplet模式下，设计公司能够买不同公司的硬件而后经过先进封装进行组合，在此模式下IP公司无望完成向硬件提供商的转变。

芯原股分作为国际最大的半导体IP供给商无望受害Chiplet开展。公司是大陆排名第一、寰球排名前七的半导体IP供给商，是大陆首批参加UCIe同盟的企业之一，具有丰硕的处置器IP核，以及当先的芯片设计才能。目前公司努力于经过“IP芯片化”和“芯片平台化”来完成Chiplet产业化，与寰球主流封测厂、芯片制作厂商都建设了协作瓜葛，在推出Chiplet业务方面拥有劣势。公司方案于2022至2023年，持续推动高端运用处置器平台Chiplet计划的迭代研发任务，推动Chiplet在平板电脑、自动驾驶、数据核心等畛域的产业化落地过程，芯原有多是寰球第一批面向客户推出Chiplet商用产品的企业。
4. 受害标的：聚焦封装/装备/IP环节与供给链改革！
先进封装：国际目前在先进制程技术上与国内厂商存在显著差距，Chiplet计划为国际芯片制作业提供了弯道超车时机。国际芯片厂商能够经过采取Chiplet计划来补救国际先进制程产业链后进的优势，经过先进封装来晋升芯片机能。国际先进封装畛域公司无望受害Chiplet计划的开展，受害公司包罗通富微电、长电科技等。
IP公司：Chiplet计划升高了芯片设计的本钱与门坎，IP复用进步了设计的灵敏性。后续IP公司无望完成从IP供给商向Chiplet供给商的身份转变，减少在产业链中提供的价值，受害公司包罗芯原股分等。
封测装备：Chiplet计划的落地的症结便在于先进封装技术的完成，这对封装装备进步了要求及需要。如Chiplet计划设计少量裸芯片，封测进程需求对少量芯片进行测试以包管最初芯片成品良率。国际封测装备公司无望受害，受害公司包罗华峰测控、长川科技、新益昌、和林微纳等。
封装载板：Chiplet计划会采取2.5D封装、3D封装、MCM封装等方式对芯片进行先进封装，这类封装形式会减少ABF、PCB载板层数，详细层数与技术目标要求取决于芯片的设计计划。国际ABF、PCB载板厂商无望受害Chiplet计划的开展，受害公司包罗兴森科技等。
本文源自金融界